Switch-level timing simulation of MOS VLSI circuits /

Switch-level timing simulation of MOS VLSI circuits /

Zapisane w:
Opis bibliograficzny
Kolejni autorzy: Rao, Vasant B.
Format: Książka
Język:English
Wydane: Boston : Kluwer Academic Publishers, c1989.
Seria:Kluwer international series in engineering and computer science. VLSI, computer architecture, and digital signal processing
Hasła przedmiotowe:
Integrated circuits > Very large scale integration > Computer simulation.

CARM 1 Store

Szczegóły zapisu CARM 1 Store
Sygnatura: A2:AO26A0 B06471
Egzemplarz 1 Dostępne  Zamów

Podobne zapisy